PCB 설계를 완료하고 시제품까지 만들었는데 PCB EMC 인증 실패를 경험하는 경우가 생각보다 훨씬 많습니다. 시험 비용만 수십만 원, 재설계와 재시험까지 합치면 수백만 원이 날아가는 상황이 됩니다.
15년간 PCB 설계와 EMC 인증을 진행하면서 본 가장 흔한 실패 패턴 5가지를 정리했습니다. KC 인증, CE 인증을 준비 중이라면 반드시 확인해보세요.
- 크리스탈 회로 설계 실수 — 방사 노이즈의 주범
- 디커플링 커패시터 위치 불량 — 전원 노이즈 근본 원인
- ESD 보호 소자 미장착 — 인증 즉시 탈락
- GND 플레인 단절 — 노이즈 경로 설계 실패
- 전원 입력 필터 미흡 — 전도 노이즈 초과
🔴 이유 1. 크리스탈 회로 설계 실수 — PCB EMC 인증 실패의 주범
관련 규격: CISPR 32 Class B (방사 EMI) | 위험도: ★★★ 위험
EMC 인증 시험장에서 가장 자주 발견되는 문제입니다. MCU의 외부 크리스탈은 8MHz~25MHz에서 동작하는데, 이 주파수와 고조파가 방사 안테나처럼 동작합니다.
크리스탈과 MCU 사이 배선 기준은 5mm 이내인데, 실제 PCB를 검토하다 보면 10mm~15mm가 넘는 경우가 흔합니다.
크리스탈 하단 내층(2층) GND 플레인에 슬롯을 만들면 안 됩니다. 직하부는 GND 플레인이 연속되어야 하며, 외곽에 GND 가드링 비아를 추가해야 합니다.
- 크리스탈 ~ MCU 배선 길이 5mm 이내로 단축
- 크리스탈 회로 외곽 GND 가드링 비아 추가 (간격 1mm 이하)
- 하단 내층 GND 플레인 연속성 유지 (슬롯 금지)
- 로드 커패시터 값 데이터시트 기준으로 재계산
🟠 이유 2. 디커플링 커패시터 위치 불량
관련 규격: 전원 무결성 (Power Integrity) | 위험도: ★★☆ 경고
“디커플링 커패시터는 달았는데 왜 노이즈가 줄지 않나요?” 커패시터를 달았어도 위치가 잘못되면 효과가 없습니다.
| 거리 | 효과 | 인증 영향 |
|---|---|---|
| 0.5mm 이내 | 최적 | 양호 |
| 1.5mm 이내 | 양호 | 권장 범위 |
| 3mm~5mm | 불량 | 노이즈 증가 |
| 5mm 초과 | 무효 | 인증 위험 |
100nF 커패시터 3개를 한 곳에 모아 달면 효과가 3배가 아닙니다. 각 VDD 핀마다 가장 가까운 위치에 1개씩 배치하고, 4.7uF 이상 벌크 커패시터도 반드시 추가하세요.
- 각 VDD 핀에서 1.5mm 이내에 100nF 커패시터 1개씩 배치
- 4.7uF 이상 벌크 커패시터 추가 (MLCC 또는 탄탈)
- 커패시터 GND 연결은 플레인 직접 연결 권장
🔴 이유 3. ESD 보호 소자 미장착
관련 규격: IEC 61000-4-2 (ESD 내성) | 위험도: ★★★ 위험
ESD 보호 소자 미장착은 EMC 내성 시험에서 가장 확실하게 탈락하는 원인입니다. 보호 소자 한 개 단가가 100~500원인데, 없어서 재설계하면 수십만 원이 날아갑니다.
| 인터페이스 | 추천 소자 | 배치 위치 |
|---|---|---|
| USB-C | USBLC6-2SC6 | 커넥터 직후 1mm 이내 |
| RS-485 | 외부 TVS | 트랜시버 입력 전단 |
| CAN FD | PESD1CAN | 커넥터~트랜시버 사이 |
| 전원 입력 | P6KE 계열 TVS | 입력 커넥터 직후 |
커넥터 → ESD 소자 → IC 순서를 반드시 지키세요.
🟠 이유 4. GND 플레인 단절
관련 규격: IPC-2141A | 위험도: ★★☆ 경고
GND 플레인은 단순히 0V 연결이 아닙니다. 고주파 전류의 리턴 경로이며, 단절되면 노이즈가 예측 불가능하게 방사됩니다.
고속 신호 라인(SPI, I2C, CAN)은 GND 플레인을 가로질러 배선하면 안 됩니다. 항상 신호 라인 직하부에 연속적인 GND 플레인이 있어야 합니다.
- GND 플레인은 2층 전체 커버 (분리 금지)
- 고속 신호 라인은 GND 플레인 위/아래 층에 배선
- 디지털/아날로그 GND는 단일 포인트 연결
- 커넥터 마운팅 홀 주변 GND 연속성 유지
🟠 이유 5. 전원 입력 필터 미흡
관련 규격: CISPR 32 / CISPR 11 | 위험도: ★★☆ 경고
Buck 컨버터, SMPS 등 스위칭 전원에서 전도 노이즈 초과는 매우 흔한 인증 탈락 원인입니다.
EMI 필터는 반드시 전원 입력 커넥터 직후에 배치해야 합니다.
- 전원 입력 커넥터 직후 CMF 배치
- X 커패시터 0.1uF~0.47uF (라인 간 노이즈 제거)
- Y 커패시터 2.2nF~4.7nF (공통 모드 → GND)
- TVS 다이오드 서지 보호 (P6KE 계열)
📌 PCB EMC 인증 실패 방지 — 5가지 핵심 요약
| 번호 | 항목 | 핵심 조치 |
|---|---|---|
| 1 | 크리스탈 회로 | 배선 5mm 이내, GND 가드링 |
| 2 | 디커플링 커패시터 | VDD 핀 1.5mm 이내, 벌크 추가 |
| 3 | ESD 보호 소자 | 모든 외부 인터페이스 필수 장착 |
| 4 | GND 플레인 | 단절 없이 연속, 고속 신호 직하부 유지 |
| 5 | 전원 입력 필터 | CMF + X/Y 커패시터, 커넥터 직후 |
💬 마무리
위 5가지 항목은 PCB 레이아웃 단계에서 미리 점검하면 수정 비용이 거의 없습니다. 하지만 시제품 제작 후 PCB EMC 인증 실패를 경험하면 재설계 + 재제작 + 재시험으로 최소 수백만 원이 날아갑니다.
KC/CE 인증 일정이 있다면 인증 전 PCB 사전 검토를 강력히 권장합니다. EMC 관련 국제 규격은 IEC 공식 사이트에서 확인하실 수 있습니다.
답글 남기기